<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>anon42</author_name>
  <author_url>https://blog.hatena.ne.jp/anon42/</author_url>
  <blog_title>anon42’s diary</blog_title>
  <blog_url>https://anon42.hatenablog.com/</blog_url>
  <categories>
  </categories>
  <description>前回はフロントエンドについて書いたので今日はスケジューラまわりを予想してみる。 最近のIntelのメインストリームCPUは一貫して4 wayのRSを持っている。もともとはP6で導入された3 wayのRSがCore2で4 wayに拡張されたものである。P6系のマイクロアーキテクチャでは、すべての命令を単一のRSからすべての実行ポートにDisatchするマイクロアーキテクチャとなっている。これに対し、例えばAMDのK10までのマイクロアーキテクチャではひとつの実行ポートに対しそれぞれ1つのRSを持つ分散RSもある。分散RSの欠点は、uOpsをRSにIssueする時点で実行ポートが決定してしまうため…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fanon42.hatenablog.com%2Fentry%2F2015%2F02%2F22%2F181401&quot; title=&quot;Skylakeの改良点を予想する～スケジューラ - anon42’s diary&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>http://patentimages.storage.googleapis.com/US20040034757A1/US20040034757A1-20040219-D00006.png</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2015-02-22 18:14:01</published>
  <title>Skylakeの改良点を予想する～スケジューラ</title>
  <type>rich</type>
  <url>https://anon42.hatenablog.com/entry/2015/02/22/181401</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
