<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>Ryuz88</author_name>
  <author_url>https://blog.hatena.ne.jp/Ryuz88/</author_url>
  <blog_title>Ryuz's tech blog</blog_title>
  <blog_url>https://blog.rtc-lab.com/</blog_url>
  <categories>
    <anon>機械学習</anon>
    <anon>FPGA</anon>
  </categories>
  <description>はじめに 先ほど BinaryBrain 4.2.4 をリリースしましたので少しだけ時事ネタ的にプログを書こうと思います。 github.com もともと FPGA の基本構成要素である LUT を LUT 構成のまま誤差逆伝搬で学習させてしまおうというのが、以前発表したLUT-Netの趣旨ですので、そこから C言語を出力するのは逆コンパイルしてまたコンパイルするような話にはなってしまうのですが、今回少しトライしてみましたので使い方などを少しご紹介できればと思います。 HLSチャレンジがきっかけ 第10回ACRiウェビナーを視聴させて頂いていたところ、HLSチャレンジに新しい問題が追加されると…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fblog.rtc-lab.com%2Fentry%2F2022%2F11%2F21%2F141548&quot; title=&quot;BinaryBrain で HLS をやってみる (ver 4.2.4 リリース記念) - Ryuz&amp;#39;s tech blog&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/R/Ryuz88/20221121/20221121135946.png</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2022-11-21 14:15:48</published>
  <title>BinaryBrain で HLS をやってみる (ver 4.2.4 リリース記念)</title>
  <type>rich</type>
  <url>https://blog.rtc-lab.com/entry/2022/11/21/141548</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
