Ryuz88 https://blog.hatena.ne.jp/Ryuz88/ Ryuz's tech blog https://blog.rtc-lab.com/ FPGA はじめに だいぶ以前、最小限の RISC-V 命令だけ実装して遊んだときに下記のようなレジスタファイルを作りました。 後でいろいろパラメータ変えて計測しようと思いつつ完全に忘れていたので思い出したように実験です。 https://github.com/ryuz/jelly/blob/master/rtl/v2/jfive/jelly2_register_file.sv 下記が RISC-V 命令そのままの 書き込み1ポート／読み出し2ポートのレジスタファイルを構成したものです。 書き込み1ポート/読み込み2ポート 32bit×32 基本的には Xilinx の RAM32X1D を活用する方向… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fblog.rtc-lab.com%2Fentry%2F2024%2F04%2F01%2F214815" title="FPGAでのレジスタファイル - Ryuz&#39;s tech blog" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/R/Ryuz88/20240401/20240401181355.png Hatena Blog https://hatena.blog 2024-04-01 21:48:15 rich https://blog.rtc-lab.com/entry/2024/04/01/214815 1.0 100%