Ryuz88 https://blog.hatena.ne.jp/Ryuz88/ Ryuz's tech blog https://blog.rtc-lab.com/ FPGA はじめに 過去に PS-PL間の通信帯域やレイテンシを実測して実験していましたが、少しドキュメントから読み取れる仕様についても整理しておきたいと思います。 独自の調査であり、正しく読み取れていない可能性はあるので、誤りはあるかもしれないことを予め申し上げておきます。 コンピュータの構成と設計 MIPS Edition 第6版 上下巻セット日経BPAmazon 先に結論 Read/Write 同時に行えるデバイスは双方向合わせて x2 としてして、DDR4-SDRAMのように Read と Write が交互にしかできないものと区別しています。 マスター側 width R/W MHz ports… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fblog.rtc-lab.com%2Fentry%2F2024%2F07%2F15%2F102133" title="KV260(Zynq UltraScale+ MPSoC)のバス帯域を調べてみる - Ryuz&#39;s tech blog" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/R/Ryuz88/20240715/20240715095752.png Hatena Blog https://hatena.blog 2024-07-15 10:21:33 rich https://blog.rtc-lab.com/entry/2024/07/15/102133 1.0 100%