Ryuz88 https://blog.hatena.ne.jp/Ryuz88/ Ryuz's tech blog https://blog.rtc-lab.com/ FPGA はじめに だいぶ前に、RISC-V もどきの最小セットを作って遊んでいましたが、今回はその延長でもう少し遊んでみました。 動機としては レジスタファイルの構成に LUTRAM や BlockRAM を使うのだから、レジスタ32個だけじゃもったいない 複数スレッド動かすならパイプラインハザードによるストールを気にせずにパイプライン深くして周波数上げちゃえ という話で、分岐予測の類の工夫は何もないまま、やみくもにパイプラインだけ深くするお馬鹿実装となっています。 例によって割り込みも無ければ、乗算器も除算器もない RV32I のコンパイラが流用できる最小セットになっています。 元々組み込みでコント… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fblog.rtc-lab.com%2Fentry%2F2024%2F07%2F21%2F134248" title="RISC-Vもどきのバレルプロセッサ作ってみた - Ryuz&#39;s tech blog" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/R/Ryuz88/20240721/20240721132148.png Hatena Blog https://hatena.blog 2024-07-21 13:42:48 rich https://blog.rtc-lab.com/entry/2024/07/21/134248 1.0 100%