<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>Ryuz88</author_name>
  <author_url>https://blog.hatena.ne.jp/Ryuz88/</author_url>
  <blog_title>Ryuz's tech blog</blog_title>
  <blog_url>https://blog.rtc-lab.com/</blog_url>
  <categories>
    <anon>FPGA</anon>
    <anon>計算機科学</anon>
  </categories>
  <description>はじめに FPGAなどでデータ処理をする場合、その並列性を活かして高性能な処理をするという事はしばし求められることです。 その際にしばし使われるデータ並列とパイプライン並列を整理しておきたいと思います。 データ並列と言うと、AVX-2 のような SIMD(Single Instruction Multiple Data) や GPGPU のような SIMT(Single Instruction Multiple Threads) などでお馴染みかと思います。 一方でパイプライン並列は Verilog など RTL言語で FPGA等を開発する方々と違い、C言語などでプログラミングする方々にはあま…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fblog.rtc-lab.com%2Fentry%2F2024%2F09%2F18%2F152220&quot; title=&quot;データ並列とパイプライン並列 - Ryuz&amp;#39;s tech blog&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/R/Ryuz88/20240918/20240918140912.png</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2024-09-18 15:22:20</published>
  <title>データ並列とパイプライン並列</title>
  <type>rich</type>
  <url>https://blog.rtc-lab.com/entry/2024/09/18/152220</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
