<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>Ryuz88</author_name>
  <author_url>https://blog.hatena.ne.jp/Ryuz88/</author_url>
  <blog_title>Ryuz's tech blog</blog_title>
  <blog_url>https://blog.rtc-lab.com/</blog_url>
  <categories>
    <anon>FPGA</anon>
  </categories>
  <description>はじめに ファミコン世代にとっては当たり前に通じてしまう「リセットボタン」も、だんだん通じにくくなっているという話も聞きます。 今回はFPGAのリセットについて考えてみたいと思います。同期リセットとか非同期リセットとか、負倫理／正論理とかの話ではなく、リセットの必要性そのものの話です。 いわゆる FPGA での普通の書き方を知りたくて検索された方は下記の記事をどうぞ。 blog.rtc-lab.com リセットとは ASIC を作るにせよ(作ったことないけど)、CPLD でロジックを作るにせよ、74シリーズ等のロジックICを並べるにせよ、フリップフロップやSRAM/DRAMなどの揮発記憶素子は…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fblog.rtc-lab.com%2Fentry%2F2025%2F02%2F27%2F212141&quot; title=&quot;FPGAのリセットについての考察 - Ryuz&amp;#39;s tech blog&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://m.media-amazon.com/images/I/41F8cE02kcL._SL500_.jpg</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2025-02-27 21:21:41</published>
  <title>FPGAのリセットについての考察</title>
  <type>rich</type>
  <url>https://blog.rtc-lab.com/entry/2025/02/27/212141</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
