Ryuz88 https://blog.hatena.ne.jp/Ryuz88/ Ryuz's tech blog https://blog.rtc-lab.com/ FPGA はじめに RTL開発を行える言語は多数ありますが、Verilog と その後継である SystemVerilog はその有力な言語の１つかと思います。 一方で、もともとシミュレーション言語として開発された後に合成にも使われるようになった経緯と、そもそもとても長い歴を持っている、早い話が古い言語であるため、後方互換を捨てない限りは永久に負の遺産も抱え続けることになります。 詳しい言語の歴史は Wikipedia などを見て頂くとして、20年ほど前ぐらいに私が半導体関係のお仕事に携わってた頃は周りは Verilog-1995 を使っていたようです。もっともこのころ私はまだ Verilog は使って… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fblog.rtc-lab.com%2Fentry%2F2026%2F05%2F17%2F123213" title="Verilogの課題を再考してみる - Ryuz&#39;s tech blog" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://m.media-amazon.com/images/I/51aumPkKhIL._SL500_.jpg Hatena Blog https://hatena.blog 2026-05-17 12:32:13 rich https://blog.rtc-lab.com/entry/2026/05/17/123213 1.0 100%