goforit55 https://blog.hatena.ne.jp/goforit55/ goforit55の日記 https://goforit55.hatenadiary.org/ SystemVerilog Verification SystemVerilogを使ったビヘイビアレベルのFIFOの実装方法です。詳細は、SystemVerilog 3.1a LRMの4.14を参照してください。 FIFOの宣言 int fifo0[$]; // 深さを指定しないFIFO int fifo1[$:255]; // 深さ256のFIFO データの格納方法 FIFOの一番後ろにデータを一つ追加する場合は、下記のように書きます。 fifo = {fifo, val}; // 一番後ろに"val"を格納 もしくは、メソッドを使って下記のようにも書けます。 fifo.push_back(val); // 一番後ろに"val"を格納 データの… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fgoforit55.hatenadiary.org%2Fentry%2F20120512%2F1336835304" title="FIFO(キュー)のビヘイビアモデル - goforit55の日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> Hatena Blog https://hatena.blog 2012-05-12 00:08:24 rich https://goforit55.hatenadiary.org/entry/20120512/1336835304 1.0 100%