<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>KARMA-EDA</author_name>
  <author_url>https://blog.hatena.ne.jp/KARMA-EDA/</author_url>
  <blog_title>EDA弐号機発進！</blog_title>
  <blog_url>https://karma-eda.hatenadiary.org/</blog_url>
  <categories>
    <anon>EDA関連ニュース</anon>
  </categories>
  <description>メンターの発表によるとMediaTekは、複雑なマルチメディア設計におけるインタフェースの適合性と制御ロジック機能の詳細検証に「0-Inフォーマル･ベリフィケーション技術」を適用。RTLレベルの機能検証工程においてエラーを特定し、検証のホットスポットに的を絞ったアサーションを解析することでバグを排除しているという。メンターの「0-In」製品ファミリは、フォーマル検証環境「0-In Formal Verification」、アサーションベース検証環境「0-In Assertion Synthesis」、CDC検証環境「0-In Clock-Domain Crossing」、検証IP「0-In C…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fkarma-eda.hatenadiary.org%2Fentry%2F20071002%2F1191316695&quot; title=&quot;2007年10月1日、メンター・グラフィックスは、ファブレス半導体ベンダの大手、台湾MediaTek社が、同社の次世代設計プロジェクト向け検証フローの主幹機能検証手法として、「0-Inフォーマル･ベリフィケーション技術」を採用したことを発表した。 プレスリリース - EDA弐号機発進！&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.d.st-hatena.com/diary/KARMA-EDA/2007-10-02.gif</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2007-10-02 18:18:15</published>
  <title>2007年10月1日、メンター・グラフィックスは、ファブレス半導体ベンダの大手、台湾MediaTek社が、同社の次世代設計プロジェクト向け検証フローの主幹機能検証手法として、「0-Inフォーマル･ベリフィケーション技術」を採用したことを発表した。 プレスリリース</title>
  <type>rich</type>
  <url>https://karma-eda.hatenadiary.org/entry/20071002/1191316695</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
