<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>kei-os2007</author_name>
  <author_url>https://blog.hatena.ne.jp/kei-os2007/</author_url>
  <blog_title>kei-os2007 against the machine!!</blog_title>
  <blog_url>https://kei-os2007.hatenadiary.org/</blog_url>
  <categories>
    <anon>dev</anon>
    <anon>haskell</anon>
    <anon>verilog</anon>
  </categories>
  <description>今年の 3月頃に、yacc/lexで Verilogパーサを書き始めていたのだけど... Verilogパーサ - kei-os2007 against the machine!! 書きかけのコードを入れていた PowerBook G4を失ってしまい、それっきりになっていた＞＜ 大敗 - kei-os2007 against the machine!! で、ちょっとシゴトの区切りがついたのもあって ここいらで、再度、Verilog RTLパーサ書きに取り組んでみよう、と思った次第。 パース対象は IEEE 1364-1995。 だけど、いきなり全構文をパースするつもりはなくて 組み合わせ回路と…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fkei-os2007.hatenadiary.org%2Fentry%2F20081111%2F1226416072&quot; title=&quot; Haskellの Parsec使って Verilogパーサを書こうかと - kei-os2007 against the machine!!&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url></image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2008-11-11 00:07:52</published>
  <title> Haskellの Parsec使って Verilogパーサを書こうかと</title>
  <type>rich</type>
  <url>https://kei-os2007.hatenadiary.org/entry/20081111/1226416072</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
