<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>licheng</author_name>
  <author_url>https://blog.hatena.ne.jp/licheng/</author_url>
  <blog_title>滴了庵日録</blog_title>
  <blog_url>https://lipoyang.hatenablog.com/</blog_url>
  <categories>
    <anon>ハードウェア</anon>
  </categories>
  <description>あいかわらず仕事がヒマヒマなので、XilinxのFPGA評価ボードでVHDLの勉強などをしてます。Verilogは昔ちょこっとやったことがありますが、VHDLははじめてです。長らくハードの設計やってなかったというのもあって、最初かなり手間取りました。 VHDLはVerilogに比べて書く量が多いのでめんどくさいですね。同じ回路を書くのにVerilogより何割増しかの記述量になっちゃいます。そのぶん記述が厳密なので、うちの会社のハード屋さんは主にVHDLを使ってます。Verilogのほうが、文法がC言語に似てるのでとっつきやすいし、簡潔な記述ができるので僕は好きなんですけどね。 VHDL対Ver…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Flipoyang.hatenablog.com%2Fentry%2F20080411%2Fp1&quot; title=&quot;VHDL - 滴了庵日録&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url></image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2008-04-11 00:00:00</published>
  <title>VHDL</title>
  <type>rich</type>
  <url>https://lipoyang.hatenablog.com/entry/20080411/p1</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
