msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ VUnit は VHDL/SystemVerilogのテスティングフレームワークだ。VUnitにはいくつかテストパタンが用意されているが、少し自分でもテストパタンを用意してみよう。 作ってみたのは、32bit×32bit=64bitの符号なし整数の演算器を実装して、VUnitでテストを実行してみよう。この演算器は4サイクルで32bit×32bit=64bitの演算を実行する。 VUnitのテストスイートの実装 VUnitのテストスイートを実装してみる。基本的に、TEST_CASEにテストを定義して、テスト内容を記述している。 今回は、以下のテストを記述した。 test_0 : test_1 :… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2017%2F10%2F08%2F020000" title="VHDL/VerilogのテスティングフレームワークVUnitを試行する - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20171009/20171009005946.png Hatena Blog https://hatena.blog 2017-10-08 02:00:00 rich https://msyksphinz.hatenablog.com/entry/2017/10/08/020000 1.0 100%