msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ Chisel 前回のRocket Chipの標準論理合成では、FPGA向けにVivadoで合成してもBlockRAMが正常に推論されず、Dcacheが面積のほとんどを消費してしまう構成になってしまっていた。 msyksphinz.hatenablog.com どうにかしてBlockRAMを使うように変更することはできないだろうか。 そもそも、なぜSRAMの部分がLUTで作られてしまうかというと、Rocket Chipの標準フローで合成すると、ASIC用にSRAMは外部定義に変更される。 rocket-chip/emulator/freechips.rocketchip.system.DefaultConfi… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2017%2F11%2F16%2F023932" title="Rocket-Chipにおけるコンフィグレーション別の面積比較 (BlockRAMを推論させる方法調査) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20171116/20171116023808.png Hatena Blog https://hatena.blog 2017-11-16 02:39:32 rich https://msyksphinz.hatenablog.com/entry/2017/11/16/023932 1.0 100%