msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ TileLinkはAMBA、OCP（Open Core Protocol）のような共通バスプロトコルとしてSiFive社により定義されたプロトコルである。SiFive社が公開しているRocket-Chip、BOOM、ChipyardやDiplomacyを理解するときには必ず通らなければならない仕様だ。 このプロトコルは、大きく分けて3つのプロトコルから構成されている。 TileLink-UL (Uncached LinghtWeight) : リードライトのみをサポートする TileLink-UH (Uncached Heavy)：リードライト、バースト転送、アトミックなどをサポートする Ti… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2021%2F05%2F24%2F040000" title="TileLinkのCache Coherencyプロトコル (1. TileLinkの定義チャネル) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20210519/20210519234714.png Hatena Blog https://hatena.blog 2021-05-24 04:00:00 rich https://msyksphinz.hatenablog.com/entry/2021/05/24/040000 1.0 100%