msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ ちまちまと自作RISC-Vコアを実装している。DhrystoneがPASSできるようになったが、まだまだ性能的にはひどいもんだ。 BTBとBIMがDhrystoneをある程度動かせるようになってきたので、性能を見てみた。 Dead状態になるコミットはかなり減ってきた。ただしまだ全体の内1/4はパイプラインフラッシュによって殺されている。 分岐予測失敗のうち、Conditional Branchによる失敗はかなり減ってきた。次に問題となるのはReturn命令だ。 RASの実装が足りていないのがここに来てボトルネックになっている。これを実装して行こう。 " 24386" : { "commit" … 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2021%2F10%2F08%2F040000" title="自作RISC-V OoOコアの分岐予測性能解析 (BIMによる性能向上解析) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20211004/20211004232850.png Hatena Blog https://hatena.blog 2021-10-08 04:00:00 rich https://msyksphinz.hatenablog.com/entry/2021/10/08/040000 1.0 100%