msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ AAPGはランダムテストケースなので、これまでのriscv-testsのようにお行儀のよい実行順序を守ってくれない。 いくつかのケースでパイプラインの修正を行う必要が生じてきた。例えばALUのパイプライン上で可変レイテンシ長で動くようなケース。 MUL命令やDIV命令など。これまではMUL命令とDIV命令の書き込みポートがぶつかることを考慮していなかったが、ランダムテストでこのような状態が発見されたので修正する必要がある。 自作CPUではMUL命令はパイプラインで、DIV命令はシーケンシャルに動くように設計してある。書き込みタイミングがぶつかったときにMUL命令側のパイプラインを止めるのはちょ… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2022%2F03%2F11%2F040000" title="RISC-Vのランダムテストジェネレータ AAPGを試す (3. AAPGパタンを使ったデバッグ) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20220311/20220311004052.png Hatena Blog https://hatena.blog 2022-03-11 04:00:00 rich https://msyksphinz.hatenablog.com/entry/2022/03/11/040000 1.0 100%