<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>msyksphinz</author_name>
  <author_url>https://blog.hatena.ne.jp/msyksphinz/</author_url>
  <blog_title>FPGA開発日記</blog_title>
  <blog_url>https://msyksphinz.hatenablog.com/</blog_url>
  <categories>
  </categories>
  <description>前回までで、PLICはCPUのシステム内に置く必要があるということが分かり、サブシステムの再実装を進めている。 具体的には、これまではTileをそのままSoCのCPUサブシステムとして見せていたのだが、これをサブシステムとして新たにラップし、PLICのモジュールなどをその中に押し込むことにした。 これまで SoC - Tile - CPU - DRAM - PLIC (のつもり) - CLINT (のつもり) これから SoC - Subsystem - CPU - PILC - CLINT - DRAM とする。PLICの実装自体はちゃんとしたものを作っていないので省略しているが、とりあえず…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2023%2F01%2F05%2F040000&quot; title=&quot;LiteXによるSoC環境構築を試行する (12. テストケースのデバッグ) - FPGA開発日記&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20230103/20230103005327.png</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2023-01-05 04:00:00</published>
  <title>LiteXによるSoC環境構築を試行する (12. テストケースのデバッグ)</title>
  <type>rich</type>
  <url>https://msyksphinz.hatenablog.com/entry/2023/01/05/040000</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
