msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ github.com 波形を取得するためには、ビルド時にtrace=1を指定する必要がある。 cd hardware make verilate trace=1 シミュレーションの実行方法は以下。 app=rv64uv-ara-vle8 make simv trace=1 以下のファイルが生成される。 trace_hart_00.dasm sim.fst spike-dasm < trace_hart_00.dasm | less 1844 0x8000012a U (0x0000e426) c.sdsp s1, 8(sp) 1844 0x8000012c U (0x0000453d) c.l… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2023%2F05%2F10%2F040000" title="RISC-V Vector 1.0 をサポートするオープンソースCPU Araを試す (2. 波形の取得方法) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20230509/20230509141347.png Hatena Blog https://hatena.blog 2023-05-10 04:00:00 rich https://msyksphinz.hatenablog.com/entry/2023/05/10/040000 1.0 100%