<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>msyksphinz</author_name>
  <author_url>https://blog.hatena.ne.jp/msyksphinz/</author_url>
  <blog_title>FPGA開発日記</blog_title>
  <blog_url>https://msyksphinz.hatenablog.com/</blog_url>
  <categories>
  </categories>
  <description>モデルおよびBOOMv3に比べてどうも分岐予測の精度が悪い気がしているので、いろいろと調査していた。 どうしてもモデルとの比較結果が異なるので、もうちょっと考え直さないとだめだ。 F1ステージによるuBTBによる分岐予測 F1ステージでBTBアクセスによる分岐情報の抜き出し F2ステージによるGshareの分岐予測 Gshareの分岐予測はF1ステージでのBTBの取得情報に基づく F2ステージにおいて、GshareとuBTBの結果が異なる場合、Gshareを優先させる Gshareの予測： 512-bitのキャッシュラインが存在していたとすると、512/16=32個の分岐命令が入る余地がある。…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2023%2F12%2F19%2F040000&quot; title=&quot;自作CPUのGshareの性能をモデルと比較する (2. Gshareの理想的な動作をモデル化する) - FPGA開発日記&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20231217/20231217004313.png</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2023-12-19 04:00:00</published>
  <title>自作CPUのGshareの性能をモデルと比較する (2. Gshareの理想的な動作をモデル化する)</title>
  <type>rich</type>
  <url>https://msyksphinz.hatenablog.com/entry/2023/12/19/040000</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
