msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ NaxRiscvの実装を解析しながら、SystemVerilog化することで理解を深めていこうと思う。 FetchCachePluginには、どのWayを置き換えるのかを計算するPLRUのコードが示されている。 いろいろ解析するとこれはTree PLRUを実装しているコードのようだ。しかしSpinal HDLのコードが意味不明すぎて良く理解できていない。 en.wikipedia.org EvictionとUpdateのロジックに分かれていて、最初はUpdateの論理でPLRUのポインタを更新するのかと思ったら違うらしい。 なんか良く分からないのでChatGPTに実装をVerilog-HDLに… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2024%2F09%2F22%2F040000" title="オープンソース・アウトオブオーダCPU NaxRiscvを概観する (PLRUのソースコードを概観する) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20240909/20240909005444.png Hatena Blog https://hatena.blog 2024-09-22 04:00:00 rich https://msyksphinz.hatenablog.com/entry/2024/09/22/040000 1.0 100%