msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ 前回の続き。 msyksphinz.hatenablog.com 前回は Top-Down Analysis におけるMemory Boundの考え方について整理した。特に重要だったのは、cache miss があったかではなくexecution resource が idle になったかを基準に stall を定義している点である。次は、Top-Down Analysis を実現する PMU architectureについて読み解いていく。 この章は単なる implementation detail ではない。むしろ、なぜ従来の PMU では十分ではなかったのかという問題に対する論文の回答に… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2026%2F05%2F07%2F040000" title="Top-Down Microarchitecture Analysisとは何か(5. PMU Counters Architecture を読む ) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> https://cdn-ak.f.st-hatena.com/images/fotolife/m/msyksphinz/20260501/20260501020231.png Hatena Blog https://hatena.blog 2026-05-07 04:00:00 rich https://msyksphinz.hatenablog.com/entry/2026/05/07/040000 1.0 100%