msyksphinz https://blog.hatena.ne.jp/msyksphinz/ FPGA開発日記 https://msyksphinz.hatenablog.com/ 前回はECALLのtrapを入れてriscv-testsの判定を正式化し、メモリ命令まわりを直して49/54まで進めた。 今回は残りのjump系を片付けて52/54にし、検証まわりの整理をしたあと、例外情報をROBのentryから1個のレジスタに集約する作業に入る。 jalで止まる: link addressがPRFに書かれていない rv64ui-p-jalはtest_2で止まっていた。 commit traceを見る限り、値は正しい。 commit pc=80000198 rd=x4 data=000000008000019c <- jal tp, target_2 commit pc=80… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fmsyksphinz.hatenablog.com%2Fentry%2F2026%2F09%2F18%2F040000" title="RISC-V OoO CPUを実装する (20. link addressの落とし穴と、例外レジスタへの集約) - FPGA開発日記" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> Hatena Blog https://hatena.blog 2026-09-18 04:00:00 rich https://msyksphinz.hatenablog.com/entry/2026/09/18/040000 1.0 100%