sawaragikunkun https://blog.hatena.ne.jp/sawaragikunkun/ sawaragikunkun’s diary https://sawaragikunkun.hatenablog.com/ EDA #その他コンピュータ structを使ってみる。 verilog-95を使っていて。。VHDL羨ましいな～～と指をくわえていたところが１点だけ有った。 VHDLはユーザー定義のデータ型を使用できて合成も出来る。→VHDLにしとけばと思っていたね。。 →SPARC LEON-2のコードにユーザー定義のデータ型が使われていた。。当然合成も出来る。。 めでたくsystemVerilogで強力なデータ型の使用が可能となったので試してみた。 結果。。 union -> Quaruts2駄目。。 -> modelSim OK!! packedは使えるので。。とりあえず良し。。 例題はご存じtimer_core.sv下記に貼り付… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fsawaragikunkun.hatenablog.com%2Fentry%2F24505492" title="systemVerilogサンプル・その３ - sawaragikunkun’s diary" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> Hatena Blog https://hatena.blog 2010-02-28 21:56:29 rich https://sawaragikunkun.hatenablog.com/entry/24505492 1.0 100%