<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>diningyo-kpuku-jougeki</author_name>
  <author_url>https://blog.hatena.ne.jp/diningyo-kpuku-jougeki/</author_url>
  <blog_title>ハードウェアの気になるあれこれ</blog_title>
  <blog_url>https://tech-diningyo.hatenablog.com/</blog_url>
  <categories>
    <anon>Chisel</anon>
    <anon>Verilog-HDL</anon>
  </categories>
  <description>前回のChiselの記事では`Bundle`を使ってオプションのIOポートをまとめて制御する方法を紹介した。 最近Chisel周りの調査をいろいろやっているが、ChiselのコードをVerilogのRTLに変換する方法についてを簡単にまとめた日本語の記事が見当たらない気がしたので今更感はあるがまとめておこうと思う。</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Ftech-diningyo.hatenablog.com%2Fentry%2F2019%2F02%2F22%2F234336&quot; title=&quot;Chiselで設計したハードウェアをVerilogのRTLに変換する流れのまとめ - ハードウェアの気になるあれこれ&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/d/diningyo-kpuku-jougeki/20190211/20190211140439.png</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2019-02-22 23:43:36</published>
  <title>Chiselで設計したハードウェアをVerilogのRTLに変換する流れのまとめ</title>
  <type>rich</type>
  <url>https://tech-diningyo.hatenablog.com/entry/2019/02/22/234336</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
