<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>uzusayuu</author_name>
  <author_url>https://blog.hatena.ne.jp/uzusayuu/</author_url>
  <blog_title>Moiz's journal</blog_title>
  <blog_url>https://uzusayuu.hatenadiary.jp/</blog_url>
  <categories>
  </categories>
  <description>はじめに 前回のエントリーで紹介したFPGAで動作するBrainf**k CPU（BF CPU)を高速化しました。 高速化にあたっては 明らかに無駄なところを直す パイプライン化 スーパースカラー的な並列化 の３つを試してみました。また各段階毎にごく簡単なベンチマークをとってみましたBrainf**kについては、Wikipediaなどを参照ください Brainfuck - Wikipedia今回アップデートしたVerilog HDLとQuartus用プロジェクトファイルはgithubで公開してあります github.com 明らかに無駄なところを直す 前回作成したBF CPUはループの終わりに…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fuzusayuu.hatenadiary.jp%2Fentry%2F2017%2F05%2F20%2F165918&quot; title=&quot;FPGAで動作するBrainf**k CPUをパイプライン化、スーパースカラー化もどきして、ベンチマークをとってみた - Moiz&amp;#39;s journal&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/u/uzusayuu/20170520/20170520133646.png</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2017-05-20 16:59:18</published>
  <title>FPGAで動作するBrainf**k CPUをパイプライン化、スーパースカラー化もどきして、ベンチマークをとってみた</title>
  <type>rich</type>
  <url>https://uzusayuu.hatenadiary.jp/entry/2017/05/20/165918</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
