Vengineer https://blog.hatena.ne.jp/Vengineer/ Vengineerの妄想 https://vengineer.hatenablog.com/ はじめに 今日は、xvlogコマンドを実行した時に生成されるファイルをみていきます。 サンプルコード サンプルコード(top.sv)は、下記のように内部に周期10ns のクロックのみです。10000 ns 実行すると、$finish(2) でシミュレーションを終了します。 module top(); timeunit 1ns; timeprecision 1ps; wire clk; logic clk_reg; assign clk = clk_reg; initial begin : top_initial_0 clk_reg = 1'b0; forever begin clk_reg =… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fvengineer.hatenablog.com%2Fentry%2F2022%2F06%2F18%2F090000_1" title="Xilinx xsimを調べる(その5) - Vengineerの妄想" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> Hatena Blog https://hatena.blog 2022-06-18 09:00:00 rich https://vengineer.hatenablog.com/entry/2022/06/18/090000_1 1.0 100%