<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>Vengineer</author_name>
  <author_url>https://blog.hatena.ne.jp/Vengineer/</author_url>
  <blog_title>Vengineerの妄想</blog_title>
  <blog_url>https://vengineer.hatenablog.com/</blog_url>
  <categories>
  </categories>
  <description>はじめに Zynq MPSoCで、コンピュータを学ぼう にて、「Xilinx社のZynqMP SoCのブートシーケンス」を説明しました。 また、まとめでは、RISC-Vでもほぼ同じですよ。と書きました。 vengineer.hatenablog.com RISC-VのBootについては、ちゃんと確認していなかったので、確認しました。 RISC-VのBoot 下記のサイトの内容から確認しました。 github.com Zero Stage Boot Loader : SoCの中にあるROM First Stage Boot Loader : ここは、U-Boot SPL など Second St…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fvengineer.hatenablog.com%2Fentry%2F2022%2F09%2F18%2F090000&quot; title=&quot;RISC-VのBoot - Vengineerの妄想&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url></image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2022-09-18 09:00:00</published>
  <title>RISC-VのBoot</title>
  <type>rich</type>
  <url>https://vengineer.hatenablog.com/entry/2022/09/18/090000</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
