Vengineer https://blog.hatena.ne.jp/Vengineer/ Vengineerの妄想 https://vengineer.hatenablog.com/ はじめに 昨年の3月に、Grok 3さんに、LPDDR5 メモリコントローラを SystemVerilogで書いてもらいました。 vengineer.hatenablog.com 今回は、RTLコードがあるものに対して、 テストベンチ テストプログラム 実行環境 を作ってもらいました。 お題は、APBインターフェースのUART 下記のAPBインターフェースのUARTのシミュレーションをするための、テストベンチを作成して、 Verilatorを使って、確かめて、 カバレッジが100％になるように、色々なテストを作成して、全体(CI)を実行できるように、Pythonコードを生成して、https:/… 190 <iframe src="https://hatenablog-parts.com/embed?url=https%3A%2F%2Fvengineer.hatenablog.com%2Fentry%2F2026%2F01%2F31%2F080000" title="Grok 4.1 Beta さんに、RTLコードに対するテストベンチ・テストプログラム・実行環境を作ってもらった - Vengineerの妄想" class="embed-card embed-blogcard" scrolling="no" frameborder="0" style="display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;"></iframe> Hatena Blog https://hatena.blog 2026-01-31 08:00:00 rich https://vengineer.hatenablog.com/entry/2026/01/31/080000 1.0 100%