<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>O3I</author_name>
  <author_url>https://blog.hatena.ne.jp/O3I/</author_url>
  <blog_title>CPU実験室</blog_title>
  <blog_url>https://yfl711.hateblo.jp/</blog_url>
  <categories>
    <anon>56k</anon>
  </categories>
  <description>DSPに外付けするメモリ構成を検討しました。DSP56001はプログラムメモリ空間とデータメモリ空間が分離されたハーバードアーキテクチャですがバスはスイッチングして共用しているので単一のメモリ空間にオーバーレイできます。プログラム空間64kwordとデータメモリ空間64kword×2セットは冗長分含めて256kwordに収まり、アドレス上位2bitは制御信号からグルーロジックで生成します 一方、ワード幅は24bitなのでこれは普通の8bit幅SRAMを3個並べるしかありません。ということで8bit×256kword=2MbitのSRAMがあれば3個でピッタリなのですが、なぜかSRAMのラインナ…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fyfl711.hateblo.jp%2Fentry%2F2024%2F03%2F15%2F002147&quot; title=&quot;メモリ構成（２） - CPU実験室&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20240314/20240314234708.jpg</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2024-03-15 00:21:47</published>
  <title>メモリ構成（２）</title>
  <type>rich</type>
  <url>https://yfl711.hateblo.jp/entry/2024/03/15/002147</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
