<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>O3I</author_name>
  <author_url>https://blog.hatena.ne.jp/O3I/</author_url>
  <blog_title>CPU実験室</blog_title>
  <blog_url>https://yfl711.hateblo.jp/</blog_url>
  <categories>
    <anon>68030</anon>
  </categories>
  <description>せめて引き込んでいるアドレスバスA31/A30/A29を、A19/A18/A17/A16に差し換えることができればFPUを含むCPU空間のデコードとメモリ、I/O空間のデコードを共用することができ、こんなにエレガント且つコンパクトなメモリマップになったのです このマップの大きさは1Mbyteで32bitフルデコード4Gbyteの実に1/4096のサイズに収まるのですが、現状のCPLD：EPM7064のピン割付けはこのような状態。 フィッティングレポートでもマクロセル消費は40%程度ですがピン消費は94%でほぼ使い切っていてもはや信号線の追加はできません Top-level Entity Nam…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fyfl711.hateblo.jp%2Fentry%2F2025%2F08%2F18%2F225958&quot; title=&quot;バス制御ロジック（３） - CPU実験室&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20250818/20250818220045.jpg</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2025-08-18 22:59:58</published>
  <title>バス制御ロジック（３）</title>
  <type>rich</type>
  <url>https://yfl711.hateblo.jp/entry/2025/08/18/225958</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
