<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>O3I</author_name>
  <author_url>https://blog.hatena.ne.jp/O3I/</author_url>
  <blog_title>CPU実験室</blog_title>
  <blog_url>https://yfl711.hateblo.jp/</blog_url>
  <categories>
    <anon>TMS320</anon>
    <anon>#工学</anon>
  </categories>
  <description>前回のプログラムは割込みが終了するまでIDLE命令でDSPを待ちの状態にしてしまうのでDSPの利用効率が悪いといえます そこでメインルーチンは空ループにしておき、信号処理自体はADCデータ受信ごとの割り込みルーチンの中で全てやってしまう構造にしてみました これがプログラムのメイン部分です。 DSP初期化、コーデック初期化の後、割込みをシリアル受信割込みだけ生かして永久ループに入ります 次に受信割込みサービスルーチンですが ADCから受け取ったデータをシフトして14ビットの読み取りデータに変換し さらにコントロールビットの２ビットを付加してDACに書き込みます 受信割込みルーチンの間だけパラレル…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fyfl711.hateblo.jp%2Fentry%2F46667817&quot; title=&quot;割込み駆動化 - CPU実験室&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804124312.jpg</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2013-02-09 23:29:37</published>
  <title>割込み駆動化</title>
  <type>rich</type>
  <url>https://yfl711.hateblo.jp/entry/46667817</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
