<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<oembed>
  <author_name>O3I</author_name>
  <author_url>https://blog.hatena.ne.jp/O3I/</author_url>
  <blog_title>CPU実験室</blog_title>
  <blog_url>https://yfl711.hateblo.jp/</blog_url>
  <categories>
    <anon>V50</anon>
    <anon>#工学</anon>
  </categories>
  <description>ここまで珍しくパタン設計ミスなしで来ましたが、ちょっと問題発生。 これから実装するFM音源IC（YM2151)のマスタークロックはV50のCLKOUT端子（システムクロック）に接続する設計にしていました。ところが、YM2151の最大入力クロック周波数は4MHｚとなっています そのためV50で発振させる水晶も8MHz以下にせざるを得ず、20MHzまで可能なV50で最高のパフォーマンスが発揮できません。ここはFM音源IC専用のクロックオシレータを別に用意すべきでした。音程はもちろんですがエンベロープの速度もマスタクロックに依存するため、これを標準の3.58MHzにしておけば音色データの移植も可能だ…</description>
  <height>190</height>
  <html>&lt;iframe src=&quot;https://hatenablog-parts.com/embed?url=https%3A%2F%2Fyfl711.hateblo.jp%2Fentry%2F48037614&quot; title=&quot;クロック見直し - CPU実験室&quot; class=&quot;embed-card embed-blogcard&quot; scrolling=&quot;no&quot; frameborder=&quot;0&quot; style=&quot;display: block; width: 100%; height: 190px; max-width: 500px; margin: 10px 0px;&quot;&gt;&lt;/iframe&gt;</html>
  <image_url>https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804173040.jpg</image_url>
  <provider_name>Hatena Blog</provider_name>
  <provider_url>https://hatena.blog</provider_url>
  <published>2015-02-17 18:42:13</published>
  <title>クロック見直し</title>
  <type>rich</type>
  <url>https://yfl711.hateblo.jp/entry/48037614</url>
  <version>1.0</version>
  <width>100%</width>
</oembed>
